본문 바로가기
전자/전자회로

디지털 신호 지연 회로

by Begi 2018. 7. 1.
반응형

디지털 신호를 시간 지연 시키는 회로는 다음과 같다. RC 필터의 시정수를 조절하여 지연되는 시간을 조절할 수 있다.

 

 

 

채터링 방지와 High될 때 지연과 Low될 때 지연을 동일하게 하기 위해 NOT 게이트는 슈미트 트리거 타입을 사용해야 한다.

 

슈미트 트리거

시정수 뜻

 

 

 

반응형

'전자 > 전자회로' 카테고리의 다른 글

다이오드 브릿지 회로에서 캐패시터 돌입 전류 제한 방법  (0) 2018.07.22
4-20mA 뜻과 회로  (0) 2018.07.02
CompactPCI 커넥터  (0) 2018.06.30
디지털 IC의 싱크 전류와 소스 전류  (0) 2018.06.25
IGBT  (0) 2018.06.20

댓글