반응형
Latch-up이란 IC의 파워와 그라운드 사이에 의도하지 않게 낮은 임피던스가 걸리는 현상을 의미한다. 전원단에 낮은 임피던스가 걸리면 큰 전류가 흐르고 이 현상이 지속되면 IC가 고장난다. 보통 Latch-up을 풀려면 전원을 다시 껐다 켜야한다.
CMOS 구조에서 N형과 P형 실리콘의 조합은 의도하지 않은 BJT가 형성될 수 있다. 다음 그림과 같이 CMOS는 PFET와 NMOS로 구성되는데 BJT는 의도하지 않게 형성된다.
이러한 BJT는 Thyristor와 비슷하게 동작하여 파워와 그라운드 사이에 큰 전류가 흐르는 문제를 발생시킨다.
반응형
'전자 > 전자회로' 카테고리의 다른 글
7406 오픈 콜렉터 로직 (0) | 2021.01.31 |
---|---|
CMOS NMOS PMOS 차이 (0) | 2021.01.31 |
74HC14 히스테리시스 입력 특성 (0) | 2021.01.30 |
디지털 IC 출력 소비 전력 (0) | 2021.01.30 |
디지털 IC 최대 출력 전류 (0) | 2021.01.30 |
댓글